คำสำคัญ: RISC-V, PyTorch, CI/CD, RVV เวกเตอร์ไอเซชัน, โครงการ RISE
ในงาน PyTorch Conf EU 2026 Ludovic Henry วิศวกรซอฟต์แวร์ของ Meta และประธานร่วมคณะกรรมการกำกับดูแลทางเทคนิคของโครงการ RISE ได้เปิดเผยประเด็นสำคัญที่สุดของระบบนิเวศฮาร์ดแวร์เกิดใหม่ด้วยคำถามเรียบง่ายว่า “So… how do you start?” นั่นคือ: จะทำให้สถาปัตยกรรมที่มีศักยภาพอย่าง RISC-V รับมือกับ PyTorch ซึ่งเป็นเสาหลักของเฟรมเวิร์ก AI ได้จริงๆ อย่างไร?

ในฐานะผู้ทำงานลึกในจุดตัดระหว่างซอฟต์แวร์โอเพ่นซอร์สและฮาร์ดแวร์เกิดใหม่ Ludovic มุ่งเน้นไปที่การทำลายกำแพงประสิทธิภาพและการใช้งานที่เสถียรของซอฟต์แวร์สแต็ก AI บน RISC-V เสมอ
เขาได้แบ่งปันแนวปฏิบัติสำคัญล่าสุด: ปรับแต่งไลบรารีพื้นฐานอย่าง OpenBLAS, oneDNN อย่างลึกซึ้งเพื่อปลดปล่อยศักยภาพของส่วนขยายเวกเตอร์ RVV, นำการสร้างโครงสร้างพื้นฐานการทดสอบ PyTorch เฉพาะสำหรับ RISC-V และแยกย่อยอุปสรรคทางเทคนิคสามประการ “การคอมไพล์ การทดสอบ การเผยแพร่” อย่างเป็นระบบ — ไม่พึ่งคำพูด แต่มุ่งมั่นส่งมอบโค้ดที่รันได้ การทดสอบที่ทำซ้ำได้ และกระบวนการเผยแพร่ที่ยั่งยืน

- PyTorch on RISC-V: From Cross-Compilation to Native CI
- https://github.com/riseproject-dev/riscv-runner
- 4000 คำ อ่านประมาณ 20 นาที
การบรรยายนี้ไม่ใช่แค่การทบทวนการย้ายถ่ายเทคโนโลยี: มันเผชิญหน้ากับจุดเจ็บปวดหลักของการปรับ PyTorch ให้เข้ากับ RISC-V ทั้งตอบคำถามทางเทคนิคเชิงลึก เช่น ส่วนขยายเวกเตอร์ RVV จะทำงานร่วมกับโมเดลการดำเนินการกราฟไดนามิกอย่างไร การปรับแต่งโอเปอเรเตอร์จะรวมเข้ากับต้นน้ำได้อย่างไร และยังแก้ปัญหาความเข้ากันได้ “ระยะสุดท้าย” ของไลบรารีที่ต้องพึ่งพาอย่าง NumPy/SciPy พร้อมทั้งให้แผนงานวิวัฒนาการที่สมบูรณ์ตั้งแต่การคอมไพล์ข้ามไปจนถึงพูลทดสอบฮาร์ดแวร์ดั้งเดิม
นี่ไม่เพียงแต่เติมเต็มช่องว่างสำคัญของการสนับสนุนเฟรมเวิร์ก AI กระแสหลักบน RISC-V แต่ยังเป็นคู่มือปฏิบัติการอุตสาหกรรมสำหรับฮาร์ดแวร์โอเพ่นซอร์สที่จะก้าวจาก “ใช้ได้” สู่ “ใช้ดี”

Ludovic Henry จะแนะนำแนวทางแก้ปัญหา ประสบการณ์การปฏิบัติ และเส้นทางที่มีประสิทธิภาพ/ไม่มีประสิทธิภาพ และแสดงความจริงใจว่า “ยังไม่ประสบความสำเร็จโดยสมบูรณ์” กระบวนการ “คอมไพล์→ทดสอบ→เผยแพร่” ด้านล่างสอดคล้องกับเส้นทางวิศวกรรมที่สมบูรณ์ของโครงการตั้งแต่การปรับให้เข้ากันไปจนถึงการใช้งานจริง เป็นการกำหนดโทนที่เน้นปฏิบัติจริง ไม่โอ้อวดให้กับการปฏิบัติที่เข้มข้นนี้
สารบัญ
- หนึ่ง จุดคานงัดเชิงกลยุทธ์: ทำไมการพบกันของ PyTorch และ RISC-V จึงสำคัญยิ่ง
- 1.1 ช่องทางนิเวศของ RISC-V และเอฟเฟกต์หินทดสอบทองของ PyTorch
- 1.2 ความเป็นจริงของฮาร์ดแวร์จากคลาวด์สู่เอดจ์
- สอง ใต้ภูเขาน้ำแข็ง: ศิลปะทางวิศวกรรมในการก้าวข้ามช่องว่างการคอมไพล์
- 2.1 ปรับโครงสร้างฐานราก: จากระบบปฏิบัติการสู่รันไทม์ระดับล่าง
- 2.2 ระยะสุดท้ายของโลก Python
- สาม จุดยึดความเชื่อมั่น: วิวัฒนาการของ CI จาก “คอมไพล์ได้” สู่ “รันได้เสถียร”
- 3.1 RISE Runners: ทำลายกำแพงการเข้าถึงฮาร์ดแวร์
- 3.2 การเดินทางสีเขียวที่ยาวนาน
- สี่ การแยกส่วนประสิทธิภาพและภาพอนาคต: สู่การเร่งความเร็วดั้งเดิม
- 4.1 เส้นทางเวกเตอร์ไอเซชันสำหรับการเร่งความเร็วฮาร์ดแวร์
- 4.2 การลดมิติที่ด้านเอดจ์: ExecuTorch
- 4.3 เอฟเฟกต์วงล้อขับเคลื่อนโดยชุมชน

กำแพงสมาชิกพันธมิตร RISE ซึ่งรวบรวมบริษัทเทคโนโลยียักษ์ใหญ่เช่น Meta, Google, Qualcomm, NVIDIA, MediaTek แสดงให้เห็นพลังของแคมป์ระบบนิเวศซอฟต์แวร์ RISC-V อย่างเป็นรูปธรรม ยืนยันว่าการผลักดันการปรับ PyTorch ไม่ใช่การต่อสู้แบบตัวคนเดียว แต่เป็นการดำเนินการร่วมกันของทั้งอุตสาหกรรมเพื่อเชื่อมต่อซอฟต์แวร์โอเพ่นซอร์สและฮาร์ดแวร์เกิดใหม่
หนึ่ง จุดคานงัดเชิงกลยุทธ์: ทำไมการพบกันของ PyTorch และ RISC-V จึงสำคัญยิ่ง
ก่อนจะเจาะลึกการบุกเบิกทางเทคนิค Ludovic Henry ได้ร่างตำแหน่งของ RISC-V ในแผนที่การคำนวณปัจจุบันและความหมายเชิงสัญลักษณ์ที่ PyTorch ถือครอง นี่ไม่ใช่การปรับซอฟต์แวร์ทั่วไป แต่เป็นการจัดแนวจุดสูงสุดระหว่างซอฟต์แวร์สแต็กโอเพ่นซอร์สและสถาปัตยกรรมชุดคำสั่งโอเพ่นซอร์ส

ผลลัพธ์การสร้างระบบนิเวศหลายปี: ได้สร้างผลผลิตคอมไพล์ linux-noble-riscv64-py3.12 (258MB) และทำการทดสอบการคูณเมทริกซ์ในสภาพแวดล้อม RISC-V ดั้งเดิม ส่งออกรูปร่างและค่าตัวเลขเทนเซอร์ที่ถูกต้อง ใช้ผลการรันจริงพิสูจน์ว่า PyTorch สามารถดำเนินการคำนวณ AI พื้นฐานบน RISC-V ได้แล้ว บรรลุเป้าหมายหลักในขั้นตอนการคอมไพล์
1.1 ช่องทางนิเวศของ RISC-V และเอฟเฟกต์หินทดสอบทองของ PyTorch
RISC-V ไม่ใช่ทรัพย์สินส่วนตัวของบริษัทใดบริษัทหนึ่ง แต่เป็นสถาปัตยกรรมชุดคำสั่งที่เป็นมาตรฐานเปิด ลักษณะ “ปลอดค่าลิขสิทธิ์, โอเพ่นซอร์ส, ขับเคลื่อนโดยชุมชน” ของมัน ได้รองรับการส่งชิปออกหลายพันล้านตัวแล้ว

จากไมโครคอนโทรลเลอร์แบบฝังตัวไปจนถึงโปรเซสเซอร์ระดับศูนย์ข้อมูล RISC-V กำลังขยายออกไปอย่างรวดเร็ว อย่างไรก็ตาม สถาปัตยกรรมจะยืนหยัดในยุค AI/ML ที่ต้องการพลังคำนวณสูงได้หรือไม่ ขึ้นอยู่กับระดับการสนับสนุนเฟรมเวิร์กกระแสหลักเป็นสำคัญ
ในบริบทนี้ บทบาทของ PyTorch ถูกยกระดับถึงระดับกลยุทธ์ ในฐานะโครงการเรือธงของโครงการ RISE ประสิทธิภาพการทำงานของ PyTorch บน RISC-V ถูกกำหนดให้เป็นหินทดสอบทอง เพื่อตรวจสอบว่าแพลตฟอร์มนี้ “พร้อมรับโหลดงาน AI/ML” หรือไม่
หากนักพัฒนาสามารถรัน PyTorch บนเซิร์ฟเวอร์ RISC-V ได้อย่างลื่นไหลไม่ได้ แนวคิดทั้งหมดเกี่ยวกับฮาร์ดแวร์เปิดที่ทดแทน x86 หรือ ARM ในศูนย์ข้อมูลก็จะเป็นน้ำที่ไม่มีแหล่งกำเนิด ตรรกะการบรรยายของ Ludovic Henry แสดงให้เห็นชัดเจน: เป้าหมายของชุมชน RISE ไม่ใช่แค่ให้โค้ดรันผ่าน แต่คือผ่านการปรับแต่ง PyTorch ซึ่งเป็นโหลดงานสำคัญ เพื่อขับเคลื่อนคุณลักษณะฮาร์ดแวร์ระดับล่างของ RISC-V (เช่น ส่วนขยายเวกเตอร์) ให้สมบูรณ์และเครื่องมือให้สมบูรณ์แบบ
1.2 ความเป็นจริงของฮาร์ดแวร์จากคลาวด์สู่เอดจ์
เพื่อพิสูจน์ว่าการย้ายถ่ายนี้ไม่ใช่แค่บนกระดาษ รูปด้านล่างแสดงพื้นฐานฮาร์ดแวร์ปัจจุบัน — อินสแตนซ์คลาวด์ Scaleway EM-RV1 นี่คือผลิตภัณฑ์คลาวด์เชิงพาณิชย์ที่ใช้เซิร์ฟเวอร์เบเรเมทัล RISC-V จริง

เซิร์ฟเวอร์เบเรเมทัล Scaleway EM-RV1 ได้เปิดตัวบนคลาวด์อย่างเป็นทางการแล้ว ฮาร์ดแวร์นี้เป็นตัวพาทางกายภาพจริงสำหรับการปรับ การคอมไพล์ การทดสอบ PyTorch ครั้งนี้ ให้สภาพแวดล้อมการทำงาน RISC-V ดั้งเดิม รองรับงานทั้งหมดตั้งแต่การตรวจสอบการคอมไพล์ข้ามไปจนถึงการทดสอบ CI ดั้งเดิม
เมื่อเทียบกับการตรวจสอบการคอมไพล์ข้ามบนอีมูเลเตอร์ (QEMU) การมีอยู่ของฮาร์ดแวร์จริงทำให้กระบวนการ CI/CD ต่อมามีความน่าเชื่อถือในเชิงกายภาพ สิ่งที่ควรสังเกตคือ แม้ฮาร์ดแวร์ปัจจุบันจะสามารถใช้สำหรับการสร้างพื้นฐานได้แล้ว แต่ Ludovic Henry ก็ได้ประกาศล่วงหน้าถึงการมาถึงของฮาร์ดแวร์มาตรฐาน RVA23 รุ่นต่อไป โดยสัญญาว่าจะให้การเพิ่มประสิทธิภาพ 2-3 เท่า

สอง ใต้ภูเขาน้ำแข็ง: ศิลปะทางวิศวกรรมในการก้าวข้ามช่องว่างการคอมไพล์
“Step 1: Make it compile.”
ประโยคนี้ฟังดูเรียบง่าย แต่สำหรับวิศวกรที่มีประสบการณ์การคอมไพล์ข้ามหรือการพอร์ตสถาปัตยกรรมใหม่ ด้านหลังซ่อน “ภูเขาน้ำแข็งของการพึ่งพา” ขนาดใหญ่ไว้

(แผนภาพ: “ภูเขาน้ำแข็งของการพึ่งพา” ของการคอมไพล์ PyTorch ชั้นที่มองเห็นได้คือเฟรมเวิร์กแอปพลิเคชันเช่น PyTorch, VLLM, ExecuTorch; ชั้นที่ซ่อนอยู่รวมถึงการพึ่งพาสแต็กเต็มของ NumPy, SciPy, ไลบรารีคณิตศาสตร์, GCC/LLVM, Linux kernel และฮาร์ดแวร์ RISC-V เอง ต้องผ่านสแต็กเต็มจึงจะคอมไพล์พื้นฐานสำเร็จ)
Ludovic Henry เปิดเผยงานเชิงระบบของชุมชน RISE ในระดับนี้ตลอดสองปีที่ผ่านมาอย่างละเอียด
2.1 ปรับโครงสร้างฐานราก: จากระบบปฏิบัติการสู่รันไทม์ระดับล่าง
การทำงานของเฟรมเวิร์กใดๆ ล้วนสร้างอยู่บนระบบปฏิบัติการและเครื่องมือที่มั่นคง คำสั่ง
pip installที่เป็นเรื่องปกติในระบบนิเวศ x86 กลับเป็นการปรับโครงสร้างห่วงโซ่อุปทานตั้งแต่ระดับล่างบนสถาปัตยกรรม riscv64

(แผนภาพ: หินฐานของการคอมไพล์ PyTorch — ระบบปฏิบัติการและเครื่องมือ RISE ผลักดันการสนับสนุนอย่างเป็นทางการของ AlmaLinux, RockyLinux และมาตรฐาน manylinux สำหรับ riscv64 และปรับปรุงการปรับให้เข้ากันของ GCC, LLVM/Clang บน RISC-V ชั้นพื้นฐานนี้เป็นเงื่อนไขเบื้องต้นสำหรับการทำงานของซอฟต์แวร์ทั้งหมดในชั้นบน)
งานนี้ไกลเกินกว่าการคอมไพล์เคอร์เนลใหม่ หัวใจสำคัญคือการทำให้แน่ใจว่าGCC/LLVM สามารถสร้างโค้ดที่ถูกต้องและมีประสิทธิภาพสำหรับ RISC-V โดยเฉพาะการสนับสนุนส่วนขยายเวกเตอร์ RVV ที่สำคัญต่อประสิทธิภาพในอนาคต
Ludovic Henry เน้นย้ำความท้าทายในชั้นไลบรารีคณิตศาสตร์เป็นพิเศษ
ในการคำนวณ AI OpenBLAS และoneDNN เป็นไลบรารีเร่งความเร็วหลักสำหรับประสิทธิภาพการอนุมานบน CPU หากขาดการปรับแต่งแอสเซมบลีด้วยมือหรือการเขียน intrinsic ใหม่สำหรับส่วนขยายเวกเตอร์ RISC-V การคำนวณ PyTorch บน CPU จะถดถอยเป็นการคำนวณสเกลาร์ที่ไม่มีประสิทธิภาพ ประสิทธิภาพจะไม่สามารถตอบสนองความต้องการจริงได้

(แผนภาพ: การปรับไลบรารีคณิตศาสตร์หลักสำหรับการคำนวณ AI RISE มีส่วนสนับสนุนการสนับสนุน RVV ของ OpenBLAS ให้ไลบรารีฟังก์ชันคณิตศาสตร์แบบเวกเตอร์ SLEEF และกำหนดให้การปรับ oneDNN เป็นงานสำคัญ ไลบรารีเหล่านี้เป็นฐานรองรับระดับล่างสำหรับการดำเนินการเมทริกซ์ของ PyTorch การปรับแต่งของพวกมันกำหนดความถูกต้องและประสิทธิภาพของการคำนวณ AI โดยตรง)
นี่บ่งชี้ว่าชุมชนกำลังสร้างไมโครเคอร์เนล GEMM ที่มีประสิทธิภาพสำหรับ RISC-V เพื่อวางรากฐานทางกายภาพสำหรับการดำเนินการเมทริกซ์ทั้งหมดในชั้นบน
2.2 ระยะสุดท้ายของโลก Python
เมื่อไลบรารีระดับล่าง C/C++ คอมไพล์ผ่านแล้ว ก็เข้าสู่การปรับ “ระยะสุดท้ายของระบบนิเวศ Python” ที่ยุ่งยากกว่า

(แผนภาพ: การปรับระบบนิเวศ Python วีลแพ็คทั้งหมดที่ PyTorch พึ่งพา เช่น NumPy, SciPy, ONNX, conda ต้องสนับสนุน riscv64 RISE ใช้เวลาสองปีปรับสแต็กการพึ่งพาเต็มให้เสร็จ สาธิตการติดตั้ง maturin สำเร็จใน Docker Ubuntu สถาปัตยกรรม riscv64 ยืนยันความสามารถใช้งานได้ของเครื่องมือ Python)
⚠️ หมายเหตุ: เนื้อหาได้รับการแปลโดย AI และตรวจสอบโดยมนุษย์ หากมีข้อผิดพลาดโปรดแจ้ง
☕ สนับสนุนค่ากาแฟทีมงาน
หากคุณชอบบทความนี้ สามารถสนับสนุนเราได้ผ่าน PromptPay
本文来自网络搜集,不代表คลื่นสร้างอนาคต立场,如有侵权,联系删除。转载请注明出处:http://www.itsolotime.com/th/archives/30782
