形式验证
-
NVlabs FVRuleLearner:用算子推理树终结LLM写SystemVerilog断言的时序错误,形式验证正确率飙升
利用大语言模型将自然语言描述转化为 SystemVerilog 断言(SVA),表面上是“代码生成”的一个应用分支,但其真正的挑战并非语法,而是语义。例如,一个“握手后必须响应”的需求,可能涉及时序蕴含、复位屏蔽、信号稳定性、延迟窗口以及位级抽象等多种微妙的逻辑选择。 研究论文揭示,在自然语言到 SVA(NL-to-SVA)任务中,超过 80% 的功能性错误…